Россия
Россия
Россия
В статье рассматривается исследование методов проверки соответствия топологии и электрической схемы в электронных устройствах. Авторы представляют новый подход к анализу и верификации топологической структуры с учетом электрических характеристик, что приводит к повышению формализации задач и обеспечивает лучшую оптимизацию взаимодействия человека и компьютерной системы САПР. Исследование включает в себя анализ современных методов и инструментов, используемых в процессе разработки электронных устройств, а также предлагает инновационные подходы к обеспечению согласованности между топологией и электрической функциональностью. Выполняется LVS-проверка проекта с помощью Calibre, xRC-экстракция проекта, физическая верификация проекта средствами САПР Cadence Physical Verification System (PVS), LVS-проверки проекта с помощью PVS. Представляет подробный анализ процесса верификации интегральных схем, выполняемой с использованием современных инструментов САПР. В работе рассматриваются ключевые этапы верификации, включая LVS-проверку проекта с использованием инструмента Calibre, xRC-экстракцию проекта, а также физическую верификацию проекта средствами Cadence Physical Verification System (PVS). Особое внимание уделяется LVS-проверкам, представляющим собой важный этап проектирования, гарантирующий соответствие топологии и электрической схемы. Рассмотрены особенности использования Calibre для выполнения LVS-проверок, а также процесс xRC-экстракции для извлечения параметров резисторов и конденсаторов. Для физической верификации проекта использованы возможности Cadence PVS, обеспечивающего анализ соответствия физической реализации схемы заданным правилам. Полученные результаты и опыт, представленные в статье, могут быть полезными для инженеров и исследователей, занимающихся проектированием интегральных схем, а также для тех, кто интересуется применением современных инструментов САПР в области верификации и валидации электронных устройств.
LVS-проверка проекта, xRC-экстракция проекта, физическая верификация проекта, Cadence Physical Verification System, LVS-проверки проекта, Calibre, искусственный интеллект.
1. Создание поведенческой модели LDMOS транзистора на основе искусственной MLP нейросети и ее описание на языке Verilog-A / С.А. Победа, М.И. Черных, Ф.В. Макаренко, К.В. Зольников // Моделирование систем и процессов. - 2021. - Т. 14, № 2. - С. 28-34. - DOI:https://doi.org/10.12737/2219-0767-2021-14-2-28-34.
2. Анализ проблем моделирования элементов КМОП БИС / В.К. Зольников, С.А. Евдокимова, А.В. Фомичев [и др.] // Моделирование систем и процессов. - 2018. - Т. 11, № 4. - С. 20-25.
3. Реализация оптимального построения комбинационного устройства и оценка надежности по выходному напряжению / Ф.В. Макаренко, А.С. Ягодкин, К.В. Зольников, О.А. Денисова // Моделирование систем и процессов. - 2021. - Т. 14, № 4. - С. 130-139. - DOI:https://doi.org/10.12737/2219-0767-2021-14-4-130-139.
4. Разработка проектной среды и оценка технологичности производства микросхемы с учетом стойкости к специальным факторам на примере СБИС 1867Ц6Ф / В.А. Скляр, В.А. Смерек, К.В. Зольников [и др.] // Моделирование систем и процессов. - 2020. - Т. 13, № 1. - С. 77-82.
5. Кроткова, Н.А. Программируемые логические интегральные схемы (ПЛИС) / Н.А. Кроткова // Научный альманах. - 2020. - №. 9-2. - С. 37-39.
6. Сравнение инструментов высокоуровневого синтеза и конструирования цифровой аппаратуры / А.С. Камкин [и др.] // Труды Института системного программирования РАН. - 2022. - Т. 34(5). - С. 7-22. - DOI:https://doi.org/10.15514/ISPRAS-2022-34(5)-1.
7. Иванов, А.А. Программно-аналитический комплекс САПР для разработки электронных устройств / А.А. Иванов, В.Б. Петров // Электроника и связь. - 2017. - №2 (56). - Т. 45-52.
8. Ушенина, И.В. Современные направления развития ПЛИС архитектуры FPGA / И.В. Ушенина // XXI век: итоги прошлого и проблемы настоящего плюс. - 2017. - №. 4. - С. 120-124.
9. Смолов, С.А. Обзор методов извлечения моделей из HDL-описаний / С.А. Смолов // Труды Института системного программирования РАН. - 2015. - Т. 27(1). - С. 97-124. - DOI:https://doi.org/10.15514/ISPRAS-2015-27(1)-6.
10. Золоторевич, Л.А. Моделирование неисправностей СБИС на поведенческом уровне на языке VHDL / Л.А. Золоторевич // Информатика. - 2005. - Т. 3(7). - С.135-145.
11. Corperation A. Cyclone IV FPGA Device Family Overview //Cyclone IV Device Handbook. - 2013. - Т. 1.
12. Vtr 8: High-performance cad and customizable FPGA architecture modelling / K.E. Murray [et al.] //ACM Transactions on Reconfigurable Technology and Systems (TRETS). - 2020. - Т. 13, №. 2. - С. 1-55.
13. Kalms, L. HiFlipVX: an Open Source High-Level Synthesis FPGA Library for Image Processing / L. Kalms, A. Podlubne, D. Göhringer // Lecture Notes in Computer Science. - 2019. -Vol. 11444. - Pp. 149-164.
14. Kalms, L. HiFlipVX: an Open Source High-Level Synthesis FPGA Library for Image Processing / L. Kalms, A. Podlubne, D. Göhringer // Lecture Notes in Computer Science. - 2019. - Vol. 11444. - Pp. 149-164.
15. An overview of today’s high-level synthesis tools / W. Meeus [et al.] // Design Automation for Embedded Systems. - 2012. - Vol. 16. - Pp. 31-51.
16. Daoud, L. A survey of high level synthesis languages, tools, and compilers for reconfigurable high performance computing / L. Daoud, D. Zydek, H. Selvaraj // Advances in Intelligent Systems and Computing. - 2014. - Vol. 240. - Pp. 483-492.
17. Development and modeling of schematic diagram for the modular reduction device / S.T. Tynymbayev [et al.] // Problems of Informatics. - 2019. - № 4. - Pp.42-52.
18. Наваби, З. Проектирование встраиваемых систем на ПЛИС / З. Наваби. - М.: ДМК Пресс, 2016. - 464 с.
19. Allen, P.E. CMOS Analog Circuit Design (The Oxford Series in Electrical and Computer Engineering) / P.E. Allen, D.R. Holberg - Oxford University Press: USA, 2011. - 757 p.
20. Kaeslin, H. Digital Integrated Circuit Design / H. Kaeslin. - New York: Cambridge University Press, 2008. - 845 p.
21. Поляков, А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры / А.К. Поляков. - М.: СОЛОН-Пресс, 2003. - 320 с.
22. Multiscale Dataflow Programming. - Maxeler Technologies, London, UK, Version 2021.1, May 14, 2021.
