Modeling of systems and processes Modeling of systems and processes Моделирование систем и процессов 2219-0767 76157 10.12737/2219-0767-2024-17-1-102-111 Технические науки Технические науки Increasing formalization of tasks of verification of topology and electrical diagram for CAD-CAM design systems Повышение формализации задач верификации топологии и электрической схемы для систем автоматизированного проектирования Полуэктов Александр Владимирович Poluektov Aleksandr Vladimirovich Зольников Константин Владимирович Zolnikov Konstantin Vladimirovich Ачкасов Александр Владимирович Achkasov A. Vladimirovich Чевычелов Юрий Акимович Chevychelov Yu. Akimovich Воронежский государственный лесотехнический университет имени Г.Ф. Морозова Voronezh State University of Forestry and Technologies named after G.F. Morozov Воронежский государственный лесотехнический университет имени Г.Ф. Морозова Россия Voronezh State University of Forestry and Technologies named after G.F. Morozov Russian Federation 24 03 2024 24 03 2024 17 1 102 111 19 03 2024 https://naukaru.ru/en/nauka/article/76157/view

В статье рассматривается исследование методов проверки соответствия топологии и электрической схемы в электронных устройствах. Авторы представляют новый подход к анализу и верификации топологической структуры с учетом электрических характеристик, что приводит к повышению формализации задач и обеспечивает лучшую оптимизацию взаимодействия человека и компьютерной системы САПР. Исследование включает в себя анализ современных методов и инструментов, используемых в процессе разработки электронных устройств, а также предлагает инновационные подходы к обеспечению согласованности между топологией и электрической функциональностью. Выполняется LVS-проверка проекта с помощью Calibre, xRC-экстракция проекта, физическая верификация проекта средствами САПР Cadence Physical Verification System (PVS), LVS-проверки проекта с помощью PVS. Представляет подробный анализ процесса верификации интегральных схем, выполняемой с использованием современных инструментов САПР. В работе рассматриваются ключевые этапы верификации, включая LVS-проверку проекта с использованием инструмента Calibre, xRC-экстракцию проекта, а также физическую верификацию проекта средствами Cadence Physical Verification System (PVS). Особое внимание уделяется LVS-проверкам, представляющим собой важный этап проектирования, гарантирующий соответствие топологии и электрической схемы. Рассмотрены особенности использования Calibre для выполнения LVS-проверок, а также процесс xRC-экстракции для извлечения параметров резисторов и конденсаторов. Для физической верификации проекта использованы возможности Cadence PVS, обеспечивающего анализ соответствия физической реализации схемы заданным правилам. Полученные результаты и опыт, представленные в статье, могут быть полезными для инженеров и исследователей, занимающихся проектированием интегральных схем, а также для тех, кто интересуется применением современных инструментов САПР в области верификации и валидации электронных устройств.

The article discusses the study of methods for checking the conformity of the topology and electrical circuit in electronic devices. The authors present a new approach to the analysis and verification of topological structure taking into account electrical characteristics, which leads to increased formalization of problems and provides better optimization of interaction between a person and a computer CAD system. The study includes an analysis of modern methods and tools used in the electronic device design process, and also proposes innovative approaches to ensure consistency between topology and electrical functionality. LVS verification of the project using Caliber, xRC extraction of the project, physical verification of the project using CAD software Cadence Physical Verification System (PVS), LVS verification of the project using PVS are performed. Presents a detailed analysis of the integrated circuit verification process performed using modern CAD tools. The work examines the key stages of verification, including LVS verification of the project using the Caliber tool, xRC extraction of the project, as well as physical verification of the project using the Cadence Physical Verification System (PVS). Particular attention is paid to LVS checks, which are an important design step to ensure compliance with the topology and electrical design. The features of using Caliber to perform LVS checks are discussed, as well as the xRC extraction process to extract parameters of resistors and capacitors. For physical verification of the project, the capabilities of Cadence PVS were used, which provides analysis of compliance of the physical implementation of the circuit with the specified rules. The results obtained and the experience presented in the article can be useful for engineers and researchers involved in the design of integrated circuits, as well as for those interested in the application of modern CAD tools in the field of verification and validation of electronic devices.

 LVS-проверка проекта xRC-экстракция проекта физическая верификация проекта Cadence Physical Verification System LVS-проверки проекта Calibre искусственный интеллект. LVS project verification xRC project extraction physical project verification Cadence Physical Verification System LVS project verification Caliber artificial intelligence.

Создание поведенческой модели LDMOS транзистора на основе искусственной MLP нейросети и ее описание на языке Verilog-A / С.А. Победа, М.И. Черных, Ф.В. Макаренко, К.В. Зольников // Моделирование систем и процессов. - 2021. - Т. 14, № 2. - С. 28-34. - DOI: 10.12737/2219-0767-2021-14-2-28-34. Sozdanie povedencheskoy modeli LDMOS tranzistora na osnove iskusstvennoy MLP neyroseti i ee opisanie na yazyke Verilog-A / S.A. Pobeda, M.I. Chernyh, F.V. Makarenko, K.V. Zol'nikov // Modelirovanie sistem i processov. - 2021. - T. 14, № 2. - S. 28-34. - DOI: 10.12737/2219-0767-2021-14-2-28-34. Анализ проблем моделирования элементов КМОП БИС / В.К. Зольников, С.А. Евдокимова, А.В. Фомичев [и др.] // Моделирование систем и процессов. - 2018. - Т. 11, № 4. - С. 20-25. Analiz problem modelirovaniya elementov KMOP BIS / V.K. Zol'nikov, S.A. Evdokimova, A.V. Fomichev [i dr.] // Modelirovanie sistem i processov. - 2018. - T. 11, № 4. - S. 20-25. Реализация оптимального построения комбинационного устройства и оценка надежности по выходному напряжению / Ф.В. Макаренко, А.С. Ягодкин, К.В. Зольников, О.А. Денисова // Моделирование систем и процессов. - 2021. - Т. 14, № 4. - С. 130-139. - DOI: 10.12737/2219-0767-2021-14-4-130-139. Realizaciya optimal'nogo postroeniya kombinacionnogo ustroystva i ocenka nadezhnosti po vyhodnomu napryazheniyu / F.V. Makarenko, A.S. Yagodkin, K.V. Zol'nikov, O.A. Denisova // Modelirovanie sistem i processov. - 2021. - T. 14, № 4. - S. 130-139. - DOI: 10.12737/2219-0767-2021-14-4-130-139. Разработка проектной среды и оценка технологичности производства микросхемы с учетом стойкости к специальным факторам на примере СБИС 1867Ц6Ф / В.А. Скляр, В.А. Смерек, К.В. Зольников [и др.] // Моделирование систем и процессов. - 2020. - Т. 13, № 1. - С. 77-82. Razrabotka proektnoy sredy i ocenka tehnologichnosti proizvodstva mikroshemy s uchetom stoykosti k special'nym faktoram na primere SBIS 1867C6F / V.A. Sklyar, V.A. Smerek, K.V. Zol'nikov [i dr.] // Modelirovanie sistem i processov. - 2020. - T. 13, № 1. - S. 77-82. Кроткова, Н.А. Программируемые логические интегральные схемы (ПЛИС) / Н.А. Кроткова // Научный альманах. - 2020. - №. 9-2. - С. 37-39. Krotkova, N.A. Programmiruemye logicheskie integral'nye shemy (PLIS) / N.A. Krotkova // Nauchnyy al'manah. - 2020. - №. 9-2. - S. 37-39. Сравнение инструментов высокоуровневого синтеза и конструирования цифровой аппаратуры / А.С. Камкин [и др.] // Труды Института системного программирования РАН. - 2022. - Т. 34(5). - С. 7-22. - DOI: 10.15514/ISPRAS-2022-34(5)-1. Sravnenie instrumentov vysokourovnevogo sinteza i konstruirovaniya cifrovoy apparatury / A.S. Kamkin [i dr.] // Trudy Instituta sistemnogo programmirovaniya RAN. - 2022. - T. 34(5). - S. 7-22. - DOI: 10.15514/ISPRAS-2022-34(5)-1. Иванов, А.А. Программно-аналитический комплекс САПР для разработки электронных устройств / А.А. Иванов, В.Б. Петров // Электроника и связь. - 2017. - №2 (56). - Т. 45-52. Ivanov, A.A. Programmno-analiticheskiy kompleks SAPR dlya razrabotki elektronnyh ustroystv / A.A. Ivanov, V.B. Petrov // Elektronika i svyaz'. - 2017. - №2 (56). - T. 45-52. Ушенина, И.В. Современные направления развития ПЛИС архитектуры FPGA / И.В. Ушенина // XXI век: итоги прошлого и проблемы настоящего плюс. - 2017. - №. 4. - С. 120-124. Ushenina, I.V. Sovremennye napravleniya razvitiya PLIS arhitektury FPGA / I.V. Ushenina // XXI vek: itogi proshlogo i problemy nastoyaschego plyus. - 2017. - №. 4. - S. 120-124. Смолов, С.А. Обзор методов извлечения моделей из HDL-описаний / С.А. Смолов // Труды Института системного программирования РАН. - 2015. - Т. 27(1). - С. 97-124. - DOI: 10.15514/ISPRAS-2015-27(1)-6. Smolov, S.A. Obzor metodov izvlecheniya modeley iz HDL-opisaniy / S.A. Smolov // Trudy Instituta sistemnogo programmirovaniya RAN. - 2015. - T. 27(1). - S. 97-124. - DOI: 10.15514/ISPRAS-2015-27(1)-6. Золоторевич, Л.А. Моделирование неисправностей СБИС на поведенческом уровне на языке VHDL / Л.А. Золоторевич // Информатика. - 2005. - Т. 3(7). - С.135-145. Zolotorevich, L.A. Modelirovanie neispravnostey SBIS na povedencheskom urovne na yazyke VHDL / L.A. Zolotorevich // Informatika. - 2005. - T. 3(7). - S.135-145. Corperation A. Cyclone IV FPGA Device Family Overview //Cyclone IV Device Handbook. - 2013. - Т. 1. Corperation A. Cyclone IV FPGA Device Family Overview //Cyclone IV Device Handbook. - 2013. - T. 1. Vtr 8: High-performance cad and customizable FPGA architecture modelling / K.E. Murray [et al.] //ACM Transactions on Reconfigurable Technology and Systems (TRETS). - 2020. - Т. 13, №. 2. - С. 1-55. Vtr 8: High-performance cad and customizable FPGA architecture modelling / K.E. Murray [et al.] //ACM Transactions on Reconfigurable Technology and Systems (TRETS). - 2020. - T. 13, №. 2. - S. 1-55. Kalms, L. HiFlipVX: an Open Source High-Level Synthesis FPGA Library for Image Processing / L. Kalms, A. Podlubne, D. Göhringer // Lecture Notes in Computer Science. - 2019. -Vol. 11444. - Pp. 149-164. Kalms, L. HiFlipVX: an Open Source High-Level Synthesis FPGA Library for Image Processing / L. Kalms, A. Podlubne, D. Göhringer // Lecture Notes in Computer Science. - 2019. -Vol. 11444. - Pp. 149-164. Kalms, L. HiFlipVX: an Open Source High-Level Synthesis FPGA Library for Image Processing / L. Kalms, A. Podlubne, D. Göhringer // Lecture Notes in Computer Science. - 2019. - Vol. 11444. - Pp. 149-164. Kalms, L. HiFlipVX: an Open Source High-Level Synthesis FPGA Library for Image Processing / L. Kalms, A. Podlubne, D. Göhringer // Lecture Notes in Computer Science. - 2019. - Vol. 11444. - Pp. 149-164. An overview of today’s high-level synthesis tools / W. Meeus [et al.] // Design Automation for Embedded Systems. - 2012. - Vol. 16. - Pp. 31-51. An overview of today’s high-level synthesis tools / W. Meeus [et al.] // Design Automation for Embedded Systems. - 2012. - Vol. 16. - Pp. 31-51. Daoud, L. A survey of high level synthesis languages, tools, and compilers for reconfigurable high performance computing / L. Daoud, D. Zydek, H. Selvaraj // Advances in Intelligent Systems and Computing. - 2014. - Vol. 240. - Pp. 483-492. Daoud, L. A survey of high level synthesis languages, tools, and compilers for reconfigurable high performance computing / L. Daoud, D. Zydek, H. Selvaraj // Advances in Intelligent Systems and Computing. - 2014. - Vol. 240. - Pp. 483-492. Development and modeling of schematic diagram for the modular reduction device / S.T. Tynymbayev [et al.] // Problems of Informatics. - 2019. - № 4. - Pp.42-52. Development and modeling of schematic diagram for the modular reduction device / S.T. Tynymbayev [et al.] // Problems of Informatics. - 2019. - № 4. - Pp.42-52. Наваби, З. Проектирование встраиваемых систем на ПЛИС / З. Наваби. - М.: ДМК Пресс, 2016. - 464 с. Navabi, Z. Proektirovanie vstraivaemyh sistem na PLIS / Z. Navabi. - M.: DMK Press, 2016. - 464 s. Allen, P.E. CMOS Analog Circuit Design (The Oxford Series in Electrical and Computer Engineering) / P.E. Allen, D.R. Holberg - Oxford University Press: USA, 2011. - 757 p. Allen, P.E. CMOS Analog Circuit Design (The Oxford Series in Electrical and Computer Engineering) / P.E. Allen, D.R. Holberg - Oxford University Press: USA, 2011. - 757 p. Kaeslin, H. Digital Integrated Circuit Design / H. Kaeslin. - New York: Cambridge University Press, 2008. - 845 p. Kaeslin, H. Digital Integrated Circuit Design / H. Kaeslin. - New York: Cambridge University Press, 2008. - 845 p. Поляков, А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры / А.К. Поляков. - М.: СОЛОН-Пресс, 2003. - 320 с. Polyakov, A.K. Yazyki VHDL i VERILOG v proektirovanii cifrovoy apparatury / A.K. Polyakov. - M.: SOLON-Press, 2003. - 320 s. Multiscale Dataflow Programming. - Maxeler Technologies, London, UK, Version 2021.1, May 14, 2021. Multiscale Dataflow Programming. - Maxeler Technologies, London, UK, Version 2021.1, May 14, 2021.