Russian Federation
We consider algorithms for logical-temporal analysis, fault simulation for the components of digital circuits. In this paper, the author offers an accelerated algorithm for fault simulation
CAD, fault, chip
Основой программных средств функционально-логического моделирования является алгоритмы логико-временного анализа (ЛВА), моделирование неисправностей (МН) и используемая библиотека моделей блоков или компонентов цифровой ИС. В данной работе автором предложен ускоренный алгоритм моделирования неисправностей, а также расширенна библиотека моделей блоков ИС.
Касаясь библиотеки компонентов моделей цифровых ИС можно сказать, что она расширена введением в сеть логических элементов, представленных на транзисторном уровне, что позволило большему выявлению неисправностей. То есть удалось заложить основу универсальности и возможности управления основными параметрами моделирования - точностью результатов и темпом их получения.
С этой же целью элементы ЦС представляются как структурными, так и функциональными моделями. В базис моделирования включен достаточный и необходимый набор простейших логических элементов (в том числе и на транзисторном уровне), а также разработанные функциональные модели (базовых вентилей, регистров, булевых выражений, ПЛМ, ПЗУ, микропроцессоров) и наиболее распространенных микросхем (базис ТЭЗов). На основе данной библиотеки и созданных инструментальных средств можно легко создать другие модели.
Для решения основных задач ФЛМ достаточно использование трехзначного алфавита моделирования (1, 0, X), однако, на самом низком уровне моделирования предложено использовать 13-значный алфавит,который обеспечивает достаточную точность. В то же время пользователю представлена возможность управлять заданием алфавита моделирования.
Рассматривая моделирование неисправностей, можно сказать, что основная идея алгоритма ускоренного моделирования неисправностей заключается в определении параметров наблюдаемости линий схемы по результатам исправного моделирования анализируемого тест-вектора и диагностирования выявленных неисправностей по рассчитанным параметрам.
Процесс моделирования неисправностей в предлагаемом алгоритме можно условно разделить на несколько этапов.
Первый этап - моделирование исправной схемы. Моделирование исправной схемы может осуществляться любым известным способом с учетом задержек на элементах.
Второй этап - нахождение по данным исправного моделирования тестируемых неисправностей.
1. Zol´nikov, V. K. Otbrakovka potentsial´no-nenadezhnykh IMS s ispol´zovaniem radiatsionnogo metoda [Tekst] / V. K. Zol´nikov. Matematicheskoe modelirovanie, komp´yuternaya optimizatsiya tekhnologiy, parametrov oborudovaniya i sistem upravleniya lesnogo kompleksa : sb. nauch. tr. - Voronezh : VGLTA, 1998. - S. 315-319.
2. Zol´nikov, V. K. Otsenka pokazateley stoykosti i nadezhnosti bipolyarnykh IMS, rabotayushchikh v polyakh gamma-izlucheniya maloy moshchnosti [Tekst] / V. K. Zol´nikov. Trudy Voennogo instituta radioelektroniki : Tez. dokl. 5 nauch.-tekhn. konf. - Voronezh : Izd-vo Voennogo instituta radioelektroniki, 1998. - S. 190.
3. Zol´nikov, V. K. Metody razrabotki konstruktivno-tekhnologicheskogo bazisa dlya sozdaniya radiatsionno-stoykikh IMS [Tekst] / V. G. Malilin, M. M. Malyshev, V. K. Zol´nikov, V. Ya. Niskov. Radiatsionnaya stoykost´ elektronnykh sistem : nauch.-tekhn. sb. - M. : SPELS-NIIP, 1998. - S. 24.
4. Zol´nikov, V. K. Programmnoe obespechenie dlya modelirovaniya rabotosposobnosti IMS v polyakh gamma-izlucheniya maloy moshchnosti [Tekst] / V. K. Zol´nikov. Radiatsionnaya stoykost´ elektronnykh sistem : nauch.-tekhn. sb. - M. : SPELS-NIIP, 1998. - S. 61.
