Россия
УДК 004.9 Прикладные информационные (компьютерные) технологии
Постоянное интенсивное развитие производи-тельных сил и производственных отношений тесно связано с потребностями народного хозяйства в создании новых все более сложных машин, механизмов и интегральных схем. Обеспечение решения вопроса развития обусловливается противоречивыми требованиями: сокращение установленных сроков разработки проекта и повышение показателей его качества. Путем наращивания численности проектировщиков выполнить эти требования не удается. Разрешение поставленных задач возможно путем всесторонней автоматизации проектно-конструкторских работ, создания новой методологии проектирования, широкого использования методов математического моделирования, роботизации процесса производства и изготовления готовой продукции. Вопросу системе автоматического проектирования и посвящена данная статья. В статье показано, что используемый набор программ в прототипе ПАК САПР позволяет выполнять работы по созданию электрон-ной компонентной базы. Апробация составленного набора средств автоматизированного проектирования проходила в рамках реализации работ по проектированию цифровых и аналоговых схем по полному маршруту системы автоматизированного проектирования Cadence. В статье осуществлена попытка демонстрации проблемы обработки больших данных на основе способов выполнения проектных процедур для построения маршрутов проектирования средств современной элементной баз
L-образные структуры, F-образные структуры, fsizing, nosizing, фиктивная область, САПР, GDSII, ПАК САПР
1. Mathematical models of MOS transistors with induced and ion-doped conditions in energy engineering / T. Skvortsova, A. Achkasov, O. Minakova, I. Kochetkov // E3S Web of Conferences, St. Petersburg, 19–21 сентября 2023 года. Vol. 460. – St. Petersburg: EDP Sciences , 2023. – P. 07023. – DOIhttps://doi.org/10.1051/e3sconf/202346007023. – EDN KTPCOE.
2. Анализ проблем моделирования элементов КМОП БИС / В.К. Зольников, С.А. Евдокимова, А.В. Фомичев [и др.] // Моделирование систем и процессов. – 2018. – Т. 11, № 4. – С. 20-25.
3. Проектирование интерфейсов сбоеустойчивых микросхем / В.К. Зольников, Н.В. Мозговой, С.В. Гречаный [и др.] // Моделирование систем и процессов. – 2020. – Т. 13, № 1. – С. 17-24.
4. Methodology for designing microcircuits of various levels of CAD description taking into account quality indicators and energy efficient production / K. V. Zolnikov, T. V. Skvortsova, K. Zatorkina, A. Matusevich // E3S Web of Conferences, St. Petersburg, 19–21 сентября 2023 года. Vol. 460. – St. Petersburg: EDP Sciences , 2023. – P. 04021. – DOIhttps://doi.org/10.1051/e3sconf/202346004021. – EDN KWGJFN.
5. Разработка тестового кристалла при проектировании микросхем технологии КМОП / В.К. Зольников, О.В. Оксюта, К.А. Чубур, О.Н. Квасов // Моделирование систем и процессов. – 2020. – Т. 13, № 3. – С. 58-65.
6. Разработка проектной среды и оценка технологичности производства микросхемы с учетом стойкости к специальным факторам на примере СБИС 1867Ц6Ф / В.А. Скляр, В.А. Смерек, К.В. Зольников [и др.] // Моделирование систем и процессов. – 2020. – Т. 13, № 1. – С. 77-82.
7. Зольников, В.К. Верификация проектов и создание тестовых последовательностей для проектирования микросхем / В.К. Зольников, С.А. Евдокимова, Т.В. Скворцова // Моделирование систем и процессов. – 2019. – Т. 12, № 1. – С. 10-16.
8. Методы контроля надежности при разработке микросхем / К.В. Зольников, С.А. Евдокимова, Т.В. Скворцова, А.Е. Гриднев // Моделирование систем и процессов. – 2020. – Т. 13, № 1. – С. 39-45.
9. Уткин, Д.М. Оценка надежности программно-технических комплексов специального назначения / Д.М. Уткин, В.К. Зольников // Моделирование систем и процессов. – 2018. – Т. 11, № 2. – С.78-84.
10. Зольников, В.К. Методы верификации сложно функциональных блоков в САПР для микросхем глубоко субмикронных проектных норм / В.К. Зольников, С.А. Евдокимова, Т.В. Скворцова // Моделирование систем и процессов. – 2019. – Т. 12, № 1. – С. 16-24.
11. Зольников, В.К. Обзор программ для САПР субмикронных СБИС и учет электрофизических эффектов глубоко субмикронного уровня / В.К. Зольников, А.Л. Савченко, А.Ю. Кулай // Моделирование систем и процессов. – 2019. – Т. 12, № 1. – С. 40-47.
12. Чубур К.А., Струков И.И., Евдокимова С.А., Белокуров В.П., Платонов А.Д., Черкасов О.Н., Зольников К.В. Разработка математических моделей физических процессов в разнородной многослойной структуре при радиационном воздействии// Моделирование систем и процессов. – 2022. – Т. 15, № 1. – С. 125-133.
13. Ачкасов А.В., Солодилов М.В., Литвинов Н.Н., Чубунов П.А., Зольников В.К., Шеховцов Д.В., Бордюжа О.Л. Особенности проектирования микросхем, выполненных по глубоко-субмикронным технологиям // Моделирование систем и процессов. – 2022. – Т. 15, № 4. – С. 7-17.
14. Макаренко Ф.В., Ягодкин А.С., Зольников К.В., Денисова О.А., Полуэктов А.В. Обзор логических базисов и микросхем при построении комбинационного устройства с учетом надежности// Моделирование систем и процессов. – 2022. – Т. 15, № 1. – С. 115-124.
15. Ягодкин А.С., Зольников В.К., Скворцова Т.В., Ачкасов А.В., Кузнецов С.А., Макаренко Ф.В. Разработка алгоритмов и программ анализа электрических характеристик БИС // Моделирование систем и процессов. – 2022. – Т. 15, № 3. – С. 136-148.
16. Суханов, В.В. Логическое проектирование информационного обеспечения распределенных информационных систем критического применения / В.В. Суханов, О.В. Ланкин // Моделирование систем и процессов. – 2021. – Т. 14, № 2. – С. 67-73. – DOI:https://doi.org/10.12737/2219-0767-2021-14-2-67-73.
17. Nguyen T. et al. The performance and energy efficiency potential of FPGAs in scientific computing //2020 IEEE/ACM Performance Modeling, Benchmarking and Simulation of High Performance Computer Systems (PMBS). – IEEE, 2020. – С. 8-19.
18. Corperation A. Cyclone IV FPGA Device Family Overview //Cyclone IV Device Handbook. – 2013. – Т. 1.
19. Murray K. E. et al. Vtr 8: High-performance cad and customizable FPGA architecture modelling //ACM Transactions on Reconfigurable Technology and Systems (TRETS). – 2020. – Т. 13. – №. 2. – С. 1-55.
20. Verification methods for complex-functional blocks in CAD for chips deep submicron design standards / V. K. Zolnikov, K. V. Zolnikov, N. V. Iljina, K. P. Grabovyi // E3S Web of Conferences : International Scientific and Practical Conference “Environmental Risks and Safety in Mechanical Engineering” (ERSME-2023), Rostov-on-Don, Russia, 01–03 марта 2023 года. Vol. 376. – Rostov-on-Don: EDP Sciences, 2023. – P. 01090. – DOIhttps://doi.org/10.1051/e3sconf/202337601090. – EDN XNXOCF.
21. Vivado Design Suite User Guide: Model-Based DSP. Design Using System Generator. UG897 (v2020.2), November 18, 2020. Available at: https://www.xilinx.com/content/dam/xilinx/support/documents/sw_manuals/xilinx2020_2/ug897-vivado-sysgen-user.pdf, accessed 02.11.2022.
22. FIRRTL. Available at: https://github.com/chipsalliance/firrtl, accessed 02.11.2022.
23. DSLX Reference. Available at: https://google.github.io/xls/dslx_reference, accessed 02.11.2022.
24. Kalms L., Podlubne A., Göhringer D. HiFlipVX: an Open Source High-Level Synthesis FPGA Library for Image Processing. Lecture Notes in Computer Science, vol. 11444, 2019, pp. 149-164.
25. Meeus W., Van Beeck K. et al. An overview of today’s high-level synthesis tools. Design Automation for Embedded Systems, vol. 16, 2012, pp. 31-51.
26. Daoud L., Zydek D., Selvaraj H. A survey of high level synthesis languages, tools, and compilers for reconfigurable high performance computing. Advances in Intelligent Systems and Computing, vol. 240, 2014, pp. 483-492.
27. Nane R., Sima V.-M. et al. A survey and evaluation of FPGA high-level synthesis tools. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 35, issue 10, 2016, pp. 1591-1604.
28. Design and research of the behavioral model for the modular reduction device // Eurasian Physical Technical Journal. 2020; 17: 151-156. https://doi.org/10.31489/2020No1/151-156