В работе проведено исследование влияния шин трассировки на временные характеристики (длительность фронта и задержку переключения) стандартных цифровых элементов вследствие проявления LDE- и паразитных эффектов. Предложен набор специализированных тестовых структур для учёта таких эффектов в слоях от первого до четвертого металла включительно. Тестовые структуры представляет собой некоторые из возможных случаев взаимного расположения шин трассировки и топологии стандартной ячейки. Выполнены паразитная экстракция и характеризация получившегося нетлиста для каждой тестовой структуры. Комплект нетлистов с паразитными параметрами отхарактеризован с получением Liberty-файлов. Показано, что среднее отклонение временных характеристик составило от 1,8 до 3,9 % по сравнению с исходной структурой без шин трассировки. Наибольшее относительное отклонение по задержке переключения характерно для наименьшей нагрузочной ёмкости, тогда как от величины фронта относительное отклонение характеристик ячеек зависит сравнительно слабо. На основе проведённого исследования сформулированы рекомендации для модификации маршрута экстракции паразитных параметров стандартных цифровых элементов с учётом шин трассировки – для повышения точности их моделирования.
Библиотека стандартных цифровых элементов, шина трассировки, LDE-эффект, экстракция паразитных элементов, моделирование с учётом паразитных элементов.
1. Шелепин, Н.А. Физические основы моделирования паразитных элементов КНИ КМОП СБИС / Н.А. Шелепин // Нано- и микросистемная техника. - 2015. - № 5(178). - С. 9-16.
2. Красников, Г.Я. Возможности микроэлектронных технологий с топологическими размерами менее 5 нм / Г.Я. Красников // Наноиндустрия. - 2020. - Т. 13, № S5-1(102). - С. 13-19. - DOI:https://doi.org/10.22184/1993-8578.2020.13.5s.13.19.
3. Особенности технологии, компонентов и библиотек уровня 28 нм / Г.Я. Красников, Н.А. Шелепин, Д.С. Шипицин, П.В. Игнатов // 5-я Международная научная конференция «Электронная компонентная база и микроэлектронные модули»: сборник тезисов. - Алушта, 2019. - С. 45-47.
4. Власов, А.О. Оптимизация маршрута проектирования топологии высокопроизводительного блока по технологии 28нм / А.О. Власов, А.А. Горелов, Е.К. Эмин // Проблемы разработки перспективных микро- и наноэлектронных систем. - 2018. - №1. - С. 38-44. - DOI:https://doi.org/10.31114/2078-7707-2018-1-38-44.
5. A Multi-level Analog IC Design Flow for Fast Performance Estimation Using Template-based Layout Generators and Structural Models / B. Prautsch, T. Markwirth, F. Schenkel [et al.] // 2022 18th International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD), Villasimius, Italy, 2022. - Pp. 1-4. - DOI:https://doi.org/10.1109/SMACD55068.2022.9816280.
6. Reinforcement Learning Driven Physical Synthesis : (Invited Paper) / Z. He, L. Zhang, P. Liao [et al.] // 2020 IEEE 15th International Conference on Solid-State & Integrated Circuit Technology (ICSICT), Kunming, China, 2020. - Pp. 1-4. - DOI:https://doi.org/10.1109/ICSICT49897.2020.9278350.
7. Efficient post-layout simulation method using Auto layout effect modification module in Reinforcement learning for optimizing circuit / J. Jeong, J. Yang, T. -H. Kim [et al.] // 2022 IEEE International Conference on Consumer Electronics-Asia (ICCE-Asia), Yeosu, Korea, 2022. - Pp. 1-3. - DOI:https://doi.org/10.1109/ICCE-Asia57006.2022.9954851.
8. Kitamura, K. A two-step routing method with wire length budgeting for PTL routing of SFQ logic circuits / K. Kitamura, N. Takagi, K. Takagi // Journal of Physics: Conference Series. - 2019. - Vol. 1590. - P. 012043. - DOI:https://doi.org/10.1088/1742-6596/1590/1/012043.
9. Рыжова, Д.И. Алгоритм межвентильного ресинтеза на транзисторном уровне для автоматизированного проектирования микроэлектронных схем / Д.И. Рыжова, Н.О. Васильев, Т.Д. Жукова // Проблемы разработки перспективных микро- и наноэлектронных систем. - 2018. -№1. - С. 193-198. - DOI:https://doi.org/10.31114/2078-7707-2018-1-193-198.
10. Железников, Д.А. Исследование механизма разрыва и перетрассировки на этапе топологического синтеза в базисе реконфигурируемых систем на кристалле / Д.А. Железников, М.А. Заплетина, В.М. Хватов // Проблемы разработки перспективных микро- и наноэлектронных систем. - 2018. - №1. - С. 188-192. - DOI:https://doi.org/10.31114/2078-7707-2018-1-188-192.
11. Лебедев, О.Б. Распределение соединений по слоям при многослойной глобальной трассировке / О.Б. Лебедев, Б.К. Лебедев, А.Н. Щелоков // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). - 2022. - №3. - С. 24-31. - DOI:https://doi.org/10.31114/2078-7707-2022-3-24-31.
12. Handling the Effects of Variability and Layout Parasitics in the Automatic Synthesis of LNAs / F. Passos [et al.] // 2018 15th International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD), Prague, Czech Republic, 2018. - Pp. 1-164. - DOI:https://doi.org/10.1109/SMACD.2018.8434887.
13. Transistor Placement for Automatic Cell Synthesis through Boolean Satisfiability / M. Cardoso, A. Bubolz, J. Cortadella [et al.] // 2020 IEEE International Symposium on Circuits and Systems (ISCAS), Seville, Spain, 2020. - Pp. 1-5. - DOI:https://doi.org/10.1109/ISCAS45731.2020.9181137.
14. Jo, K. Optimal Transistor Placement Combined with Global In-cell Routing in Standard Cell Layout Synthesis / K. Jo, T. Kim, // 2021 IEEE 39th International Conference on Computer Design (ICCD), Storrs, CT, USA, 2021. - Pp. 517-524. - DOI:https://doi.org/10.1109/ICCD53106.2021.00085.
15. On the Exploration of Design Tradeoffs in Analog IC Placement with Layout-dependent Effects / R. Martins, N. Lourenço, R. Póvoa, N. Horta // 2019 16th International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD), Lausanne, Switzerland, 2019. - Pp. 25-28. - DOI:https://doi.org/10.1109/SMACD.2019.8795297.
16. Исследование и анализ изменения характеристик стандартных цифровых элементов на этапе размещения топологии для технологии КМОП 28 нм / С. А. Ильин, Д. Ю. Копейкин, О. В. Ласточкин [и др.] // Наноиндустрия. - 2021. - Т. 14, № S7(107). - С. 379-381. - DOIhttps://doi.org/10.22184/1993-8578.2021.14.7s.379.381.
17. Надин, А.С. Метод повышения точности схемотехнического моделирования на основе учета LDE-параметров для технологии 28 нм / А.С. Надин, А.В. Тюрин, Д.С. Шипицин // Наноиндустрия. - 2020. - Т. 13. - № S4(99). - С. 350-352.
18. Медведева, О.И. Исследование влияния LDE на выбор топологии стандартных ячеек по технологии 28 нм / О.И. Медведева, М.Ю. Семёнов, Ю.А. Титов // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). - 2021. - № 3. - С. 152-158. - DOI:https://doi.org/10.31114/2078-7707-2021-3-152-158.
19. Сравнительный анализ параметров стандартных цифровых элементов на примере библиотек в базисе технологии КМОП 28 нм / С.А. Ильин, Д.Ю. Копейкин, О.В. Ласточкин, Д.С. Шипицин // Наноиндустрия. - 2020. - Т. 13, № S4(99). - С. 268-271.
20. Загидуллина, О.Р. Исследование LDE-эффектов и методов аттестации файлов DRC для субмикронных технологий 90-28 нм / О.Р. Загидуллина, А.С. Надин // Наноиндустрия. - 2020. - № S96-2. - С. 619-622. - DOIhttps://doi.org/10.22184/1993-8578.2020.13.3s.619.622.
